(54) FIELD EFFECT TRANSISTOR DEVICE AND ITS MANUFACTURE

(11) 4-134866 (A) (43) 8.5.1992 · (19) JP


(21) Appl. No. 2-255118 (22) 27.9.1990

(71) TOSHIBA CORP (72) YUKIHIRO USHIKU

(51) Int. Cls. H01L29/784, H01L29/62

PURPOSE: To realize low resistance of a gate electrode by providing an gate structure which is formed by laminating an insulating film including a silicon nitride film and a metal.

CONSTITUTION: An isolation region 1-2 is provided to a surface of a semiconductor substrate 1-1. A gate electrode of a titanium silicide film 1-5 is formed in an element region through a silicon oxide film 1-3 and a silicon nitride film 1-4. Impurities of reverse conductivity of a semiconductor substrate is introduced to the gate and the isolation region selfmatchingly by ion implantation to form a source/drain region 1-6. Although silicide 1-5 is used as a gate, reaction with the silicon oxide film 1-3 is prevented by the silicon nitride film 1-4. Therefore, characteristic of a transistor is not unstabilized. Furthermore, a gate material of high conduction property is acquired.



平4-134866 四公開特許公報(A)

®Int. Cl. 5

識別記号

广内整理番号

❸公開 平成4年(1992)5月8日

H 01 L 29/784

7738-4M 8422-4M H 01 L 29/78

301 G

審査請求 未請求 請求項の数 6 (全5頁)

電界効果トランジスタ装置及びその製造方法 60発明の名称

> 顧 平2-255118 @特

G

願 平2(1990)9月27日 29出

明者 々 四発

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

株式会社東芝 の出 願 人

神奈川県川崎市幸区堀川町72番地

弁理士 則近 憲佑 70代 理 人

HINTER STATE

災事 電界効果トランジスタ及びその製造方法 2. 特許請求の範囲

- (1) 半導体基板上に、少なくともシリコン窒化 膜を1層含む絶線膜と、金属が積層されてなるゲ 一ト構造を持つ電界効果トランジスタ装置。
- (2) ゲート金属は高融点金属のケイ化物である ことを特徴とする請求項(1) 記載の電界効果トラ ンジスタ装置。
- (3) ゲート金属はTin.Tiv.TiC.WN階と高融点金 護層または、高融点金属のケイ化物であることを 特徴とする請求項(1) 記載の電界効果トランジス
- (4) 請求項(1) ~ (3) 記載の電界効果トランジ スタにおいてシリコン酸化膜をケイ化することに よって少なくともシリコン窒化膜を1層含む絶縁 膜を形成することを特徴とする電界効果トランジ スタ装置の製造方法。

- (5) 半導体基板上にシリコン窒化膜層を少なく とも1層有する絶録膜層を形成する工程と、ポリ シリコン層またはアモルファスシリコン層を堆積 する工程と、次に高融点金属層を堆積する工程と、 シリサイド化の無処理工程とを含むことを特徴と する電界効果トランジスタ装置の製造方法。
- (6)。 半導体基板上にシリコン窒化膜層を少なく とも1層有する絶縁膜層を形成する工程と、高融 点金属層を堆積する工程と、次に、ポリシリコン 層または、アモルファスシリコン層を堆積する工 程と、シリサイド化の無処理工程とを含むことを 特徴とする電界効果トランジスタ装置の製造方法。 3. 亜明の目的発明の詳細り説明 t発明の目的) (産業上の利用分野)

この発明はMOS電界効果トランジスタ装置及 びその製造方法に関する。

(従来の技術)

第2回は、従来技術によるMOS 電界効果トラ ンジスタの構造を示す断面図である。半導体基 板 $^{2-1}$ 表面に素子分離領域 $^{2-2}$ が設けられてあり

素子領域には、ゲート酸化機²⁻⁸ を介して、ポリシリコン²⁻⁴ とチタンシリサイド²⁻⁵ が設層されゲートを構成してある。このゲートと素子分離領域²⁻² に自己整合的に半導体基板と逆導伝形不純物をイオン注入により導入して、ソース、ドレイン領域²⁻⁸ が形成されている。従来技術の問題点は大別して3つある。

1つはゲート電極の抵抗である。元来ポリシリコン²⁻⁴ にシリサイド²⁻⁵ を積層する目的は、ゲートの抵抵抗化にあるが、従来技術の構造では、ポリシリコン²⁻⁴ ポリシリコン²⁻⁴ かつ存在する分だけ抵抗かつ高くなっている。

次はゲートポリシリコン中の不純物の再拡散である。従来技術においては、トランジスタのしきい値を制御するためゲートポリシリコン 2-4 は約10^{20 cm-3}程度の P 形あるいは n 形の不純物 がドープされている。しかし、ゲートシリサイド ²⁻⁵ 形成後の高温処理工程によって不純物はシリサイド ²⁻⁵ 中へ抜けていきゲートポリシリコン ²⁻⁴ 中

また、後の高温無処理により不純物が再分布することもなく、シリサイドの仕事関数は p 形半導体 体と n 形半導体の中間に位置しているので、チャネルの不純物プロファイルの制御もしやすくなる。

しかし、シリサイド単層ゲートにしようとすると、シリサイドとゲート酸化膜が反応してトランジスタの動作自体が、不安定になってしまう。

(発明が解決しようとする課題)

従来技術ではゲート電極が十分低抵抗にならない。後の無処理工程でゲート不純物が再拡散してしまうチャネルの不純物ブロファイルが難しいなどの問題点がある。これを解決しようとシリサイドや金属を、ゲート材料に用いようとすると、ゲート酸化镁と反応してトランジスタ動作が不安定になるなどの問題点があった。

「柴胡の機成」

(課題を解決するための手段)

上記課題を解決するために、ゲート材料とゲート絶縁膜の反応を防止する膜としてシリコン窒 化膜をゲート絶縁膜中あるいは、ゲート材料との の不能物濃度は減少する。このためトランジスタのしきい値の制御が出来なくなったり、ゲート酸化膜²⁻³ 付近のポリシリコンがトランジスタ動作時に空乏化して、トランジスタの電流駆動力の低下を引きおこす。

第3の問題点はゲートポリンリコン 2-4 中へはP形あるいはn形の不純物と導入するしかないので、チャネル領域の不純物プロファイル制御が難しい点である。つまり、例えばn形基板を用いて、ゲート不純物をn形とした場合は、トランジスタの電流駆動力が低下してしまう等の問題がある。

以上の問題を解決するためには、ゲート構造を、ポリシリコンとシリサイドの積層構造とするのではなくシリサイド単層構造とすることが望ましい。この場合には、積層構造の時よりも同じゲート厚さなら、低低抗になるし、同じ低抗にするなら、ゲート電極は薄くてすむので、後の平坦化プロセスが容易になる。

界面あるいは半導体基板との界面に持ち、ゲート 材料を金属あるいはシリサイドとする構造を特徴 とする。

. (作用)

反応防止膜として、シリコン窒化膜を用いた場合にはゲート材料と、ゲート絶縁膜の反応は最上層のシリコン窒化膜の上面で停止する。従ってトランジスタの動作は不安定にならない。

また、ゲート材料は金属またはシリサイドを用いることができるので、ゲート電極の低抵抗化ができ、ゲート不純物の再塗布は、Tr特性に影響を与えず、仕事関数はP * シリコンと n * シリコンの間に位置するので、チャネルプロファイルの制力がしやすい。

(実施例)

第1 図に本発明の第1 の実施例を示す MOS 電界効果トランジスタの構造を示す断面図である。 半導体基板^H 表面に素子分離領域¹⁻² が設けられてあり、素子領域には、シリコン酸化膜¹⁻³ シリコン窒化膜¹⁻⁴ を介してチタンシリサイド膜¹⁻⁵

MANHA

のゲート電極を构成してある。このゲートと案子 分雄領域¹⁻² に自己整合的に半導体基板と逆導伝 形不純物をイオン注人により導入して、ソース、 ドレイン領域¹⁻⁶ が形成されている。

シリサイド 1-5 をゲートとして用いているにも かかわらず、シリコン窒化原 1-4 によってシリコン酸化限 1-3 との反応が防止されているので、トランジスタの特性は、不安定にならない。ゲート 材料にシリサイドを用いた利点はすでに述べたとおりである。

第3 図に第2 の実施例を示す。シリコン窒化 膜³⁻⁴ は2つのシリコン酸化凝^{3-3,3-5} にはさま れた相谐になっている。

この例では、ゲート材料は高融点金属 ³⁻⁶ を用いている。高融点金属ゲート材料 ³⁻⁶ は直下のシリコン酸化模 ³⁻⁵ と若干反応しているが、シリコン窒化膜にまでは至っていない。

この例の場合、ゲート直下の SiO² 段 ⁸⁻⁵ はかなり取くする必要があるが、シリコン室化段の誘 電本はシリコン酸化段のそれと比べて十分大きい

CVD 法により厚さ 0.25 μ m 、形成する。次にスパッタ法でTiを厚さ 0.1 μ m TiN騒を厚さ 200 入堆 積する(第5 図(a))。

CHANN

次に 700 で窒 条 芽 囲 気 で アニール することで、 第 5 図 (b) に 示 す よ う に T I 服 5 - 6 と シ リ コ ン 膜 5 - 5 が 反 応 して、 厚 さ 0.25 μ m の T I S I 2 膜 が 形 成 さ れ、 表面に T I N 膜 と 未 反 応 の T I が の こ るが、 過 水 と アンモニア を 含 む 溶液に 浸 し 加 魚 す る さ と で、 除 去 で き る。 一 方、 T I S I 2 膜 が 形 成 さ れる 時 に 下 の 酸 化 膜 5 - 4 と 反 応 す る が、 少 な く と も シ リ コン 窒 化 膜 5 - 3 で、 反 応 を 停止 する こ と が で き る。

第 7 図 (a) (b) は本発明の他の実施例で、シリコ

ので、実効的には 高い酸化 陰と 等価で、トランジスタの 石流 医助力は大きいものにすることができる。

第4図に本発明の第3の実施例と示す。

シリコン室化騒暦 4-3 は半羽体基板との界面にあってもよい。またゲート絶録数 4-3・4-4 上にパリア暦としてTIN 膜を設けさらに、タングステンのゲート電極を構成することで、タングステン⁴⁻⁶ とシリコン酸化膜 4-4 の反応は防止される。ただし、TIN Q とシリコン酸化解の反応は若干 おこる。この場合のシリコン窒化凝 4-3 の効果は、第2の実施例で示したとおりである。

以下ではHOS。国界効果トランジスタのゲート 柗造の製造方法について述べる。

第 5 図 (a) (b) は 図造工程を示す 断面 図 で ある。 半 弱 体 基 板 ⁵⁻¹ を 850 ℃ で 点 酸 化 し 50 Å の シ リ コ ン 酸 化 口 ⁵⁻² を 形 成 後 CVD 法 に よっ て 、 シ リ コ ン 酸 化 口 ⁵⁻⁸ を 50 Å 堆 粒 し 、 さ ら に 850 ℃ で 酸 化 す る こ と で 50 Å の シ リ コ ン 酸 化 優 ⁵⁻⁴ を 形 成 す る 。 次 に ポ リ シ リ コ ン ま た は ア モ ル ファ ス シ リ コ ン を

ン窒化粒の形成にかかわる。

本工程によって、シリコン窓化線を形成することはより 買いゲート絶録 顔をより簡単な工程で形成できる。

[発明の効果]


本発明によれば高伝特性のゲート材料を保ることができる。

4. 図面の簡単な説明


第1 図は本発明の実施例を示す、第2 図は、ゲート 料造の断面図、第3 図、第4 図は他の実施例を示す断面図、第5 図、第6 図、第7 図は本発明の実施例の製造方法を示す断面工程図である。

代理人弁理士 則近意佑


特開平4-134866 (4)




第 1 図



第 3 図




第 2 図



第 4 図

HERRICH







∽ 5.2 _ 5.1

第 5 図

(b)






第 6 図

Marketing of the Book

7.2 SiOz



第 7 図

HARBERT